加法器是组合逻辑电路。

常见的组合逻辑电路有加法器、编码器译码器、数值比较器、数据选择器、函数发生器、奇偶校验器/发生器等。在数字电路中，根据逻辑功能的不同，我们可以将数字电路分成两大类，一类叫做组合逻辑电路、另一类叫做时序逻辑电路。

组合逻辑电路在逻辑功能上的特点是任意时刻的输出仅仅取决于该时刻的输入，与电路原来的状态无关。而时序逻辑电路在逻辑功能上的特点是任意时刻的输出不仅取决于当时的输入信号，而且还取决于电路原来的状态，或者说，还与以前的输入有关。

组合逻辑电路是由与门、或门、非门、与非门、或非门等逻辑门电路组合而成的，组合逻辑电路不具有记忆功能，它的某一时刻的输出直接由该时刻电路的输入状态所决定，与输入信号作用前的电路状态无关。

组合逻辑电路在数字系统中应用非常广泛，为了实际工程应用的方便，常把某些具有特定逻辑功能的组合电路设计成标准化电路，并制造成中小规模集成电路产品，常见的有编码器、译码器、数据选择器、数据分配器、运算器等。

组合逻辑电路的分析方法一般按以下步骤进行：

1、根据逻辑电路图，由输入到输出逐级推导出输出逻辑函数式。

2、对逻辑函数式进行化简和变换，得到最简式。

3、由化简的逻辑函数式列出真值表。

4、根据真值表分析、确定电路所完成的逻辑功能。